{"id":12720,"date":"2020-06-10T10:00:47","date_gmt":"2020-06-10T08:00:47","guid":{"rendered":"https:\/\/quantum.com.pl\/?p=12720"},"modified":"2021-01-19T14:22:03","modified_gmt":"2021-01-19T13:22:03","slug":"trace32-ze-wsparciem-sledzenia-risc-v-firmy-sifive","status":"publish","type":"post","link":"https:\/\/quantum.com.pl\/pl\/trace32-ze-wsparciem-sledzenia-risc-v-firmy-sifive\/","title":{"rendered":"TRACE32 ZE WSPARCIEM \u015aLEDZENIA RISC-V FIRMY SiFIVE"},"content":{"rendered":"<p class=\"rtecenter\"><strong>\u015aledzenie RISC-V od SiFive wspierane przez TRACE32 firmy Lauterbach<\/strong><\/p>\n<p>&nbsp;<\/p>\n<p><img loading=\"lazy\" decoding=\"async\" class=\"aligncenter wp-image-13630 size-full\" src=\"https:\/\/quantum.com.pl\/wp-content\/uploads\/2020\/06\/LAUTERBACH-RISC-V-SIFIVE.jpg\" alt=\"\" width=\"800\" height=\"267\" srcset=\"https:\/\/quantum.com.pl\/wp-content\/uploads\/2020\/06\/LAUTERBACH-RISC-V-SIFIVE.jpg 800w, https:\/\/quantum.com.pl\/wp-content\/uploads\/2020\/06\/LAUTERBACH-RISC-V-SIFIVE-300x100.jpg 300w, https:\/\/quantum.com.pl\/wp-content\/uploads\/2020\/06\/LAUTERBACH-RISC-V-SIFIVE-768x256.jpg 768w, https:\/\/quantum.com.pl\/wp-content\/uploads\/2020\/06\/LAUTERBACH-RISC-V-SIFIVE-600x200.jpg 600w\" sizes=\"auto, (max-width: 800px) 100vw, 800px\" \/><\/p>\n<p>&nbsp;<\/p>\n<p>Firma Lauterbach og\u0142asza wsparcie NEXUS IP trace dla procesor\u00f3w RISC-V firmy SiFive. RISC-V jest otwartym modelem programowym procesora ISA (Instruction Set Architecture), obs\u0142uguj\u0105cym instrukcje o zmiennej szeroko\u015bci, umo\u017cliwiaj\u0105c jednocze\u015bnie dodawanie spersonalizowanych instrukcji. TRACE32 obs\u0142uguje oczywi\u015bcie wszystkie 32- oraz 64-bitowe rdzenie RISC-V, zapewniaj\u0105c r\u00f3wnie\u017c mo\u017cliwo\u015b\u0107 obs\u0142ugi instrukcji personalizowanych, niestandardowych.<\/p>\n<p>\u015aledzenie oparte jest na standardzie IEEE-ISTO 5001 NEXUS i zapewnia spos\u00f3b nieinwazyjnego wysy\u0142ania komunikat\u00f3w \u015bledzenia. Standard NEXUS 5001 jest dobrze zdefiniowany oraz stosowany w wielu urz\u0105dzeniach od momentu jego powstania, co mia\u0142o miejsce w 1999 roku.<\/p>\n<p>Komunikaty \u015bledzenia mog\u0105 zawiera\u0107 informacje o przebiegu programu, dost\u0119pie do danych lub posiadaniu komunikat\u00f3w, kt\u00f3re nast\u0119pnie wysy\u0142ane s\u0105 do tzw. \u201etrace sink\u201d. Implementacja SiFive jest niezale\u017cna od infrastruktury \u015bledzenia, definiuje jednak interfejsy do kilku typ\u00f3w odbiornik\u00f3w \u015bledzenia, np. odbiornika SRAM lub Arm ATB (Advanced Trace Bus), kt\u00f3re z kolei kieruj\u0105 do portu \u015bledzenia dedykowanego buforowaniu danych poza chipem.\u00a0 Porty te r\u00f3wnie\u017c s\u0105 obs\u0142ugiwane przez TRACE32, umo\u017cliwiaj\u0105c u\u017cytkownikom tworzenie pe\u0142nego interfejsu \u015bledzenia w swoich implementacjach RISC-V, zapewniaj\u0105c udostepnienie wiod\u0105cych w bran\u017cy narz\u0119dzi.<\/p>\n","protected":false},"excerpt":{"rendered":"<p>\u015aledzenie RISC-V od SiFive wspierane przez TRACE32 firmy Lauterbach &nbsp; &nbsp; Firma Lauterbach og\u0142asza wsparcie NEXUS IP trace dla procesor\u00f3w RISC-V firmy SiFive. RISC-V jest otwartym modelem programowym procesora ISA (Instruction Set Architecture), obs\u0142uguj\u0105cym instrukcje o zmiennej szeroko\u015bci, umo\u017cliwiaj\u0105c jednocze\u015bnie dodawanie spersonalizowanych instrukcji. TRACE32 obs\u0142uguje oczywi\u015bcie wszystkie 32- oraz 64-bitowe rdzenie RISC-V, zapewniaj\u0105c r\u00f3wnie\u017c mo\u017cliwo\u015b\u0107 [&hellip;]<\/p>\n","protected":false},"author":6,"featured_media":0,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"inline_featured_image":false,"_monsterinsights_skip_tracking":false,"_monsterinsights_sitenote_active":false,"_monsterinsights_sitenote_note":"","_monsterinsights_sitenote_category":0,"footnotes":""},"categories":[1611],"tags":[],"class_list":["post-12720","post","type-post","status-publish","format-standard","hentry","category-news"],"acf":[],"_links":{"self":[{"href":"https:\/\/quantum.com.pl\/pl\/wp-json\/wp\/v2\/posts\/12720","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/quantum.com.pl\/pl\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/quantum.com.pl\/pl\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/quantum.com.pl\/pl\/wp-json\/wp\/v2\/users\/6"}],"replies":[{"embeddable":true,"href":"https:\/\/quantum.com.pl\/pl\/wp-json\/wp\/v2\/comments?post=12720"}],"version-history":[{"count":3,"href":"https:\/\/quantum.com.pl\/pl\/wp-json\/wp\/v2\/posts\/12720\/revisions"}],"predecessor-version":[{"id":13633,"href":"https:\/\/quantum.com.pl\/pl\/wp-json\/wp\/v2\/posts\/12720\/revisions\/13633"}],"wp:attachment":[{"href":"https:\/\/quantum.com.pl\/pl\/wp-json\/wp\/v2\/media?parent=12720"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/quantum.com.pl\/pl\/wp-json\/wp\/v2\/categories?post=12720"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/quantum.com.pl\/pl\/wp-json\/wp\/v2\/tags?post=12720"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}